SONY SEMICONDUCTOR SOLUTIONS CORPORATION;ソニーセミコンダクタソリューションズ株式会社
发明人:
SAITO Suguru,齋藤卓,FUJII Nobutoshi,藤井宣年
申请号：
JPJP2018/004287
公开号：
WO2018/155195A1
申请日:
2018.02.08
申请国别(地区):
JP
年份:
2018
代理人:
摘要：
The present technology relates to an image capture device, an electronic apparatus, and a method for manufacturing an image capture device for making it possible to reduce the thickness of a semiconductor in a terminal extraction surface while maintaining the strength of a semiconductor chip. Provided is an image capture device in which a first substrate formed with a pixel area in which pixels for photoelectric conversion of light are two-dimensionally arrayed and a second substrate formed with a through-silicon via are laminated. The second substrate is formed with a recess on a back surface on the opposite side from a light entry side. In the recess, a redistribution layer (RDL) connected to a back surface of the first substrate is formed. The present technology may be applied in a semiconductor package including a semiconductor chip.La présente technologie concerne un dispositif de capture d'image, un appareil électronique et un procédé de fabrication d'un dispositif de capture d'image permettant de réduire l'épaisseur d'un semi-conducteur dans une surface d'extraction de bornes tout en maintenant la résistance d'une puce semi-conductrice. L'invention concerne un dispositif de capture d'image dans lequel sont stratifiés un premier substrat formé avec une zone de pixels, dans laquelle des pixels de conversion photoélectrique de lumière sont disposés en réseau bidimensionnel, et un second substrat formé avec un trou d'interconnexion traversant le silicium. Le second substrat est formé avec un évidement sur une surface arrière du côté opposé d'un côté entrée de lumière. Une couche de redistribution (RDL) connectée à une surface arrière du premier substrat est formée dans l'évidement. La présente technologie peut être appliquée à un boîtier à semi-conducteur comprenant une puce semi-conductrice.本技術は、半導体チップの強度を保ちつつ、端子取り出し面の半導体の薄化を可能にすることができるようにする撮像装置、電子機器、及び、撮像装置の製造方法に関する。 光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、貫通電極が形成される第２の基板とが積層され、第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、掘り込み
