集積回路の異なる階層上の、読取／書込ポートおよびアクセスロジックを有する３Ｄメモリセル
- 专利权人:
- クゥアルコム・インコーポレイテッドＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
- 发明人:
- ジン・シェ,ヤン・ドゥ
- 申请号：
- JP20160234984
- 公开号：
- JP2017085120(A)
- 申请日:
- 2016.12.02
- 申请国别(地区):
- 日本
- 年份:
- 2017
- 代理人:
- 摘要：
- 【課題】ＳＲＡＭを内蔵し、より高いデバイス記録密度と、より低いインターコネクト遅延と、より低いコストが達成できる三次元メモリブロックを提供する。【解決手段】三次元メモリブロック８０は、第１の階層８４に配設されたメモリセル９４と、第２の階層８２に配設された少なくとも１つの読取アクセスポート８８と、読取アクセスポート８８をメモリセル９４に結合する少なくとも１つのモノリシック階層間ビア（ＭＩＶ）９６とを備える。【選択図】図４
- 来源网站：
- 中国工程科技知识中心
