您的位置: 首页 > 农业专利 > 详情页

補正回路、情報出力装置、及び補正方法
专利权人:
NECエンベデッドプロダクツ株式会社
发明人:
大島 高志,松田 淳
申请号:
JP20120215400
公开号:
JP6138446(B2)
申请日:
2012.09.28
申请国别(地区):
日本
年份:
2017
代理人:
摘要:
PROBLEM TO BE SOLVED: To provide a correction circuit for reducing deviations of output timing among a plurality of devices, an information output device, and a correction method.SOLUTION: A correction circuit includes a correction part that generates a chip enable signal after correction by synchronizing the chip enable signal before the correction with a clock signal continuously generated by a real-time clock circuit. The chip enable signal after the correction is used when the real-time clock circuit generates time information indicating a time.
来源网站:
中国工程科技知识中心
来源网址:
http://www.ckcest.cn/home/

意 见 箱

匿名:登录

个人用户登录

找回密码

第三方账号登录

忘记密码

个人用户注册

必须为有效邮箱
6~16位数字与字母组合
6~16位数字与字母组合
请输入正确的手机号码

信息补充