A method for analyzing and optimizing fabrication techniques using variations of materials, unit processes, and process sequences is provided. In the method, a subset of a semiconductor manufacturing process sequence and build is analyzed for optimization. During the execution of the subset of the manufacturing process sequence, the materials, unit processes, and process sequence for creating a certain structure is varied. During the combinatorial processing, the materials, unit processes, or process sequence is varied between the discrete regions of a semiconductor substrate, wherein within each of the regions the process yields a substantially uniform or consistent result that is representative of a result of a commercial manufacturing operation. A tool for optimizing a process sequence is also provided.재료들, 단위 프로세스들, 및 프로세스 시퀀스들의 변화들을 이용하여 제조 기술들을 분석하고 최적화하는 방법을 제공한다. 그 방법에서, 반도체 제조 프로세스 시퀀스 및 건설의 서브셋을 최적화를 위해 분석한다. 제조 프로세스 시퀀스의 서브셋의 실행 동안, 소정 구조물을 생성하기 위해 재료들, 단위 프로세스들, 및 프로세스 시퀀스를 변경한다. 조합 프로세싱 동안, 반도체 기판의 개별 영역들 간에 재료들, 단위 프로세스들, 또는 프로세스 시퀀스를 변경하며, 여기서 각각의 영역들 내에서 프로세스는 상용 반도체 제조 공정의 결과로서 대표되는 사실상 균일하거나 일치하는 결과를 산출한다. 또한, 프로세스 시퀀스를 최적화하기 위한 툴을 제공한다.
