The interface module 61 relays control signal communication between the main CPU 621, the light source control CPU 651, and the camera head CPU 242. The interface module 61 includes an FPGA 610 having CPU I / Fs 611 to 613 corresponding to the communication methods of the CPUs 621, 651, and 242 and first and second storage units 615 (617) and 616 (618). The FPGA 610 temporarily sends control signals between the main CPU 621, the light source control CPU 651, and the camera head CPU 242 to the first and second storage units 615 (617) and 616 (618) at the first to third communication timings. Relay while remembering. Further, the first communication timing and the second and third communication timings are set at timings that are different from each other.インターフェースモジュール６１は、メインＣＰＵ６２１と光源制御ＣＰＵ６５１及びカメラヘッドＣＰＵ２４２との間での制御信号の通信を中継する。このインターフェースモジュール６１は、各ＣＰＵ６２１，６５１，２４２の通信方式にそれぞれ対応したＣＰＵＩ／Ｆ６１１～６１３を有するＦＰＧＡ６１０と、第１，第２記憶部６１５（６１７），６１６（６１８）とを備える。ＦＰＧＡ６１０は、第１～第３通信タイミングで、メインＣＰＵ６２１と光源制御ＣＰＵ６５１及びカメラヘッドＣＰＵ２４２との間での制御信号を、第１，第２記憶部６１５（６１７），６１６（６１８）に一時的に記憶しながら中継する。また、第１通信タイミングと第２，第３通信タイミングとは、互いにずれたタイミングに設定されている。
