The present invention relates toTo form conductive tracesThe step of applying a conductive layer (4) comprising a conductive material on the substrate (1) isTo cover conductive tracesThe step of directly applying an insulating layer (6) made of an insulating material on the conductive layer (4) isTo form at least one contact area (8) on the conductive layerPartially exposing the conductive layer (4)；The process of patterning the insulating layer (6) isA mask for patterning the insulating layerIn at least one contact areaThe process in which the area (9) in which the insulating material (6) remains is defined andThe contact areaTo cover the insulating material remaining in regionA step of partially applying an upper layer of conductive layer (13) onto the insulating layer (6) at least one contact area (8) (104)；Electrode comprisingThe present invention relates to a method of manufacturing a buried electrode array.The present invention further relates to an electrode array, more preferably an embedded electrode array.[Orig] Figure 2F本発明は、導電性トレースを形成するため、基板（１）上に導電性材料からなる導電層（４）を塗布する工程（１０１）と、導電性トレースを覆うため、導電層（４）上に絶縁材料からなる絶縁層（６）を直接塗布する工程（１０２）と、導電層（４）上に少なくとも１つの接触域（８）を形成するため、導電層（４）を部分的に露出させ、絶縁層（６）をパターニングする工程（１０３）であって、絶縁層（６）をパターニングするためのマスクにより、少なくとも１つの接触域（８）における、絶縁材料（６）が残存する領域（９）が画定される工程と、接触域（８ａ）が隆起するよう、領域（９）に残存する絶縁材料を被覆するため、少なくとも１つの接触域（８）において絶縁層（６）上に上層導電層（１３）を部分的に直接塗布する工程（１０４）と、を備える電極、好ましくは埋込型電極アレイの製造方法に関する。本発明は、電極アレイ、より好ましくは埋込型電極アレイに更に関する。【選択図】 図２ｆ
