３次元的な表面電界緩和が増強された半導体デバイス

• 收藏
• 分享

专利权人:

エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ．

发明人:

ホンニン ヤン,シン リン,チホン チャン,ジアン−カイ ツオ

申请号：

JP20140009652

公开号：

JP6261122(B2)

申请日:

2014.01.22

申请国别(地区):

日本

年份:

2018

代理人:

摘要：

A device includes a semiconductor substrate, source and drain regions in the semiconductor substrate and spaced from one another along a first lateral dimension, and a drift region in the semiconductor substrate and through which charge carriers drift during operation upon application of a bias voltage between the source and drain regions. The drift region has a notched dopant profile in a second lateral dimension along an interface between the drift region and the drain region.

来源网站：

中国工程科技知识中心

来源网址：

http://www.ckcest.cn/home/