Domino logic circuit and pipeline domino logic circuit

• 收藏
• 分享

专利权人:

삼성전자주식회사;서울대학교산학협력단

发明人:

이형욱,정건옥,김수환,김아름,싱 라훌

申请号：

KR20100123239

公开号：

KR101730870(B1)

申请日:

2010.12.06

申请国别(地区):

韩国

年份:

2017

代理人:

摘要：

도미노 로직 회로는 제1 평가부, 제2 평가부 및 출력부를 포함한다. 상기 제1 평가부는 클럭 신호의 제1 위상에서 제1 다이나믹 노드를 프리차지하고, 푸터 노드를 디스차지하며, 상기 클럭 신호의 제2 위상에서 복수의 입력 신호에 대한 논리 평가를 수행하여 상기 제1 다이나믹 노드의 논리 레벨을 결정한다. 상기 제2 평가부는 상기 제1 다이나믹 노드와 상기 푸터 노드에 연결되고, 상기 클럭 신호의 제1 위상에서 제2 다이나믹 노드를 프리차지하고, 상기 클럭 신호의 제2 위상에서 상기 푸터 노드의 전압 레벨에 응답하여 상기 제2 다이나믹 노드의 논리 레벨을 결정한다. 상기 출력부는 상기 제1 다이나믹 노드 및 상기 제2 다이나믹 노드에 연결되고, 상기 제1 다이나믹 노드의 제1 전압과 상기 제2 다이나믹 노드의 제2 전압의 레벨에 따른 출력 신호를 제공한다.

来源网站：

中国工程科技知识中心

来源网址：

http://www.ckcest.cn/home/