Disclosed is a new architecture for an IPG (implantable pulse generator) with master and slave electrode driver integrated circuits. The electrode outputs on the integrated circuit are wired together. Each integrated circuit can be programmed to provide different frequencies for the pulses. Each active timing channel of the master and slave integrated circuit is programmed to provide the desired pulses, while the shadow timing channel in the master and slave is its recovery circuit so that each chip does not invalidate these pulses. Is programmed with timing data from the active timing channel of the other integrated circuit so that each chip knows when the other is supplying pulses. In the case of pulse overlap at a defined electrode, the current supplied by each chip will be added at the affected electrode. Compliance voltage generation is dictated by the algorithm to find the optimal compliance voltage even during periods of overlapping pulses. [Selection] Figure 5A開示するのは、マスター及びスレーブ電極ドライバ集積回路を有するＩＰＧ（埋込み可能パルス発生器）のための新しいアーキテクチャである。集積回路上の電極出力が互いに配線される。各集積回路をプログラムしてパルスに異なる周波数を提供することができる。マスター及びスレーブ集積回路の各々のアクティブタイミングチャネルは、望ましいパルスを供給するようにプログラムされ、一方、マスター及びスレーブ内のシャドータイミングチャネルは、各チップがこれらのパルスを無効にしないようにその回復回路を無効にすることができるように、他方がパルスを供給している時を各チップが知るように他方の集積回路のアクティブタイミングチャネルからのタイミングデータを用いてプログラムされる。定められた電極でのパルス重複の場合には、各チップによって供給される電流は、影響を受ける電極で足し算されることになる。コンプライアンス電圧発生は、パルスが重なっている時の期間中でさえも最適コンプライアンス電圧を見出すようにアルゴリズムによって指示される。【選択図】図５Ａ
