円形に配置された複数の縦型ホール素子のオフセット成分を減少させるための回路および方法
- 专利权人:
- アレグロ・マイクロシステムズ・エルエルシー
- 发明人:
- ロメロ，エルナン・デー
- 申请号：
- JP20160563878
- 公开号：
- JP2017504041(A)
- 申请日:
- 2014.12.23
- 申请国别(地区):
- 日本
- 年份:
- 2017
- 代理人:
- 摘要：
- ２つ以上の縦型ホール素子が順序付けられて、順序付けられた出力信号を生成するとき、円形に配置された２つ以上の縦型ホール素子からの出力信号が、オフセット電圧を減少させる方法で組み合わされる。
- 来源网站：
- 中国工程科技知识中心
