面向高性能计算机光互连的低抖动Retimer电路

• 全文链接
• 请求原文

作   者：

刘庆;  王和明;  吕方旭;  张庚;  吕栋斌; 

作者机构：

空军工程大学防空反导学院;  国防科学技术大学计算机学院;  中国人民解放军66029部队; 

关键词：

低抖动;  锁相环(PLL);  Retimer电路;  时钟数据恢复(CDR); 

期刊名称：

计算机工程与科学

i s s n：

1007-130X

年卷期：

2024 年 46 卷 011 期

页   码：

1940-1948

摘   要：

随着通信带宽的大幅提升，低抖动作为多场景应用中信号传输质量的关键指标，已成为信号完整性研究的重要方向。56 Gbaud的Retimer芯片是高性能计算机光互连数据传输的关键核心芯片，其抖动性能也制约着光模块高性能计算机的整体性能。针对传统高速Retimer芯片抖动性能低的难题，首次提出了数据速率超过100 Gbps的低抖动Retimer电路。Retimer电路基于CDR+PLL架构，集成在光纤中继器中，具有均衡和全速率重定时功能；采用抖动消除的滤波电路，能在高噪声输入信号下取得良好的输出数据抖动性能，为解决传统Retimer直接采样转发导致输出数据抖动大的问题提供了技术支持。采用TSMC 28 nm CMOS工艺完成了基于CDR+PLL架构的低抖动Retimer电路设计。仿真结果表明，当输入112 Gbps PAM4时，Retimer的输出数据抖动为741 fs,相比于传统Retimer结构降低了31.4%。