基于布通率的FPGA装箱算法

• 全文链接
• 请求原文

作   者：

胡云;  王伶俐;  唐璞山;  童家榕; 

作者机构：

复旦大学专用集成电路与系统国家重点实验室; 

关键词：

布通率;  现场可编程逻辑门阵列;  装箱; 

期刊名称：

计算机辅助设计与图形学学报

基金项目：

i s s n：

1003-9775

年卷期：

2007 年 01 期

页   码：

108-113

摘   要：

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%.算法的时间复杂度仍然是线性的.