80 Gbit/s PAM4光接收机低噪声模拟前端电路设计

• 全文链接
• 请求原文

作   者：

张春茗;  王浩;  宋茹雪; 

作者机构：

西安邮电大学电子工程学院; 

关键词：

级联连续时间线性均衡器;  跨阻放大器;  PAM4编码;  可变增益放大器; 

期刊名称：

微电子学

i s s n：

1004-3365

年卷期：

2024 年 02 期

页   码：

201-206

摘   要：

采用UMC 28 nm CMOS工艺，设计了一款应用于光接收机、工作在80 Gbit/s PAM4的低噪声模拟前端电路(AFE)。对噪声和带宽进行折中设计，采用了跨阻放大器(TIA)级联连续时间线性均衡器(CTLE)技术和输入电感峰化技术。为了更好地控制低频增益，进一步拓展带宽，采用了跨导跨阻(g_m-TIA)结构的VGA。在输入电容100 fF和供电电压1.2 V下，实现的跨阻增益为48.5 dBΩ,带宽为36.1 GHz,平均等效输入噪声电流为■,功耗为14.5 mW。