動的部分再構成を用いた耐故障化手法のXilinx Zynq-7000 SoCによる試作

• 全文链接
• 请求原文

作   者：

荻堂盛也;  市川周一;  藤枝直輝;  山田親稔;  宮城桂; 

作者机构：

豊橋技術科学大学 電気·電子情報工学専攻;  愛知工業大学工学部 電気学科;  国立高等専門学校機構 沖縄工業高等専門学校; 

关键词：

組み込みLinux;  FPGA;  動的部分再構成（DPR）;  組み込みシステム; 

期刊名称：

電気学会論文誌, D. 産業応用部門誌

i s s n：

0913-6339

年卷期：

2021 年 141 卷 2 期

页   码：

93-99

页   码：

摘   要：

宇宙産業など高い信頼性が求められる状況下では，面積冗長化手法が多く採用される面積冗長化では，等価な回路を複数実装することで信頼性を保証しているため，大きな面積オーバーへッドが発生する。そこで近年，FPGA（Field Programmable Gate Array）などの再構成型デバイスを用いた再構成型耐故障アーキテクチャが注目されている。再構成型耐故障アーキテクチャでは，故障が発生すると故障箇所と同等の回路を未使用領域に書き込み，故障状態から復帰する。このため，常に等価な回路を複数実装する面積冗長化に対して，高い面積効率が得られる。著者らは，動的部分再構成（DPR; dynamic partial reconfiguration）を用いた耐故障化手法の提案と，その自律的な制御方法について検討を行ってきた。この提案手法では，耐故障動作を司るRM（Recovery Manager）をFPGA上に配置し，定期的に再構成することで信頼性を保証しようとした。しかしRMの機能が増えると実装が複雑になり，既存のFPGAデバイスで実装すると大きなオーバへッドを伴う。そこで本研究では，応用研究を進展させるための評価基盤として，RMの機能を組込みプロセッサ上のソフトウェアとして実現した。