This technique relates to an implementation of a CT detector that integrates a CT scintillator pack on a CMOS active pixel sensor substrate that is fast, low electronic noise and scalable. In one embodiment, a large 3-sided buttable CMOS active pixel array is used that uses integrated column analog-to-digital conversion (ADC) circuitry (eg, ASIC) integrated on the same wafer. [Selection diagram] Fig. 4本手法は、高速、低電子ノイズかつスケーラブルなＣＭＯＳ活性画素センサ基板にＣＴシンチレータパックを統合したＣＴ検出器の実施態様に関する。一実施形態では、同じウェーハ上に統合された内蔵列アナログ－デジタル変換（ＡＤＣ）回路（例えば、ＡＳＩＣ）を用いる大型の３面突合せ可能なＣＭＯＳ活性画素アレイが使用される。【選択図】図４
