The endoscope 2 includes a cable 23 in which a first clock signal line 71 a (59 a) and a second clock signal line 71 b (59 b) are provided, a differential clock signal receiving section 58 a of a clock supplied to the image pickup element 21, The video processor 3 has a current detector 66 inserted in the VCC I / O for the differential clock signal receiving units 58 a, 58 b, a current detector 66 inserted in the VCC I / O for the differential clock signal receiving units 58 a, 58 b, A short circuit or disconnection between the first clock signal line 71a (59a) and the second clock signal line 71b (59b) is judged based on the current value detected by the current detector 66 And an FPGA 61.内視鏡2は、第1クロック信号線71a(59a)と第2クロック信号線71b(59b)とを内設するケーブル23と、撮像素子21に供給するクロックの差動クロック信号受信部58a、58bと、を有し、ビデオプロセッサ3は、差動クロック信号受信部58a、58b用のVCCI/Oに挿入された電流検出器66と、位相差が互いに反転する2つ差動クロック信号に変換して出力する差動信号出力部と、電流検出器66において検出した電流値に基づいて、第1クロック信号線71a(59a)と第2クロック信号線71b(59b)の短絡または断線を判別するFPGA61と、有する。
