Wherein the active bias circuit includes a power amplifying part for receiving an input AC voltage to an input terminal and amplifying the input AC voltage by a predetermined voltage gain and then outputting an output voltage to an output terminal and a bias part for applying a predetermined bias voltage to an input terminal of the power amplifying part, The bias unit includes: a first resistor (R1) receiving a bias input voltage at one end and having the other end connected to the first node (N1)； A second resistor R2 connected between the first node N1 and a source terminal SOURCE of the MOS transistor Q1； A diode D connected between the first node N1 and a gate terminal GATE of the MOS transistor Q1； A capacitor C connected between a gate terminal of the MOS transistor Q1 and a ground voltage terminal VSS； And an inductor L connected between the drain terminal DRAIN of the MOS transistor Q1 and the input terminal of the power amplifying part.능동 바이어스 회로는 입력단으로 입력 교류전압을 입력받아 소정의 전압이득만큼 증폭시킨 후 출력단으로 출력전압을 출력하는 파워 증폭부 및 상기 파워 증폭부의 입력단으로 소정의 바이어스 전압을 인가하는 바이어스부를 포함하며, 상기 바이어스부는, 일단으로 바이어스 입력전압을 입력받고 타단이 제1 노드(N1)에 접속되는 제1 저항(R1)； 상기 제1 노드(N1)와 MOS 트랜지스터(Q1)의 소스단(SOURCE) 사이에 접속되는 제2 저항(R2)； 상기 제1 노드(N1)와 상기 MOS 트랜지스터(Q1)의 게이트단(GATE) 사이에 접속되는 다이오드(D)； 상기 MOS 트랜지스터(Q1)의 게이트단과 접지전압단(VSS) 사이에 접속되는 캐패시터(C)； 및 상기 MOS 트랜지스터(Q1)의 드레인단(DRAIN)과 상기 파워 증폭부의 입력단 사이에 접속되는 인덕터(L)；를 포함하는 것을 특징으로 한다.
