This imaging device is provided with an FPGA 22, an image sensor 12, an image sensor 13, and a clock circuit 23. If a clock is supplied to the image sensor 12 and supply of a clock to the image sensor 13 has been stopped, the FPGA 22 sends a control signal for providing first discrimination information, and if supply of a clock to the image sensor 12 has been stopped and a clock is supplied to the image sensor 13, the FPGA 22 sends a control signal for providing second discrimination information. When the image sensor 12 receives the control signal for providing the first discrimination information, the image sensor 12 retains the first discrimination information, and, when the image sensor 13 receives the control signal for providing the second discrimination information, the image sensor 13 retains the second discrimination information.La présente invention concerne un dispositif d'imagerie muni d'un FPGA (22), d'un capteur d'image (12), d'un capteur d'image (13), et d'un circuit d'horloge (23). Si l'horloge est fournie au capteur d'image (12) et que l'alimentation d'une horloge au capteur d'image (13) a été stoppée, le FPGA (22) envoie un signal de commande pour fournir les premières informations de discrimination, et si l'alimentation d'une horloge au capteur d'image (12) a été stoppée et qu'une horloge est alimentée au capteur d'image (13), le FPGA (22) envoie un signal de commande pour fournir les secondes informations de discrimination. Lorsque le capteur d'image (12) reçoit le signal de commande pour fournir les premières informations de discrimination, le capteur d'image (12) conserve les premières informations de discrimination, et, lorsque le capteur d'image (13) reçoit le signal de commande pour fournir les secondes informations de discrimination, le capteur d'image (13) conserve les secondes informations de discrimination.撮像装置は、ＦＰＧＡ２２と、イメージセンサ１２と、イメージセンサ１３と、クロック回路２３とを備る。ＦＰＧＡ２２は、イメージセンサ１２にクロックが供給され、かつ、イメージセンサ１３にクロックの供給が停止されている状態において、第１の識別情報を付与するための制御信号を送
