您的位置: 首页 > 农业专利 > 详情页

内視鏡装置
专利权人:
HOYA CORP
发明人:
KOBAYASHI TETSUSHI,小林 徹至
申请号:
JP2012266534
公开号:
JP2014110855A
申请日:
2012.12.05
申请国别(地区):
JP
年份:
2014
代理人:
摘要:
PROBLEM TO BE SOLVED: To perform high-speed serial transmission of pixel data without desynchronization with a simple configuration, in an endoscope device.SOLUTION: A transmission part 55 provided in a video scope tip part embeds a synchronous clock in serial pixel data at prescribed intervals, and transmits serial data PDS to a processor side. The transmission part 55 transmits a parallel running clock PCL having the same frequency as the synchronous clock separately from the serial data PDS. In a reception part 16 provided in a connector part of a video scope, a PLL circuit 67 locks a phase by the parallel running clock PCL, and pixel data extraction part 66 performs separation between the synchronous clock and the serial pixel data. The pixel data extraction part 66 confirms whether or not the synchronous data are accurately latched, and when desynchronization occurs, performs phase shift control of the PLL circuit to male an appearance position of the synchronous clock and an edge portion of a parallel running clock signal coincide with each other.COPYRIGHT: (C)2014,JPO&INPIT【課題】内視鏡装置において、簡易な構成で同期ずれなく画素データを高速シリアル伝送する。【解決手段】ビデオスコープ先端部に設けられた送信部55において、シリアル画素データに対し所定間隔で同期クロックを埋め込み、シリアルデータPDSをプロセッサ側へ送信する。それとともに、同期クロックの周波数と同じ並走クロックPCLを、シリアルデータPDSとは別に送信する。ビデオスコープのコネクタ部に設けられた受信部16では、並走クロックPCLによってPLL回路67が位相をロックし、画素データ抽出部66において、同期クロックとシリアル画素データを分離する。そして、同期クロックを正確にラッチしているか確認し、同期ずれが生じている場合、PLL回路を位相シフト制御し、同期クロックの出現位置と並走クロック信号のエッジ部分とを一致させる。【選択図】図2
来源网站:
中国工程科技知识中心
来源网址:
http://www.ckcest.cn/home/

意 见 箱

匿名:登录

个人用户登录

找回密码

第三方账号登录

忘记密码

个人用户注册

必须为有效邮箱
6~16位数字与字母组合
6~16位数字与字母组合
请输入正确的手机号码

信息补充