您的位置: 首页 > 农业专利 > 详情页

CARTE DE CIRCUIT ÉLECTRONIQUE, CARTE STRATIFIÉE ET PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUIT ÉLECTRONIQUE
专利权人:
オリンパス株式会社;OLYMPUS CORPORATION
发明人:
SUYAMA, Takuro,巣山 拓郎,巣山 拓郎
申请号:
JPJP2015/068422
公开号:
WO2016/208043A1
申请日:
2015.06.25
申请国别(地区):
JP
年份:
2016
代理人:
摘要:
Provided are: an electronic circuit board having reduced sizes by improving the mounting density of electronic components; a laminated board; and a method for manufacturing the electronic circuit board. An electronic circuit board 100 of the present invention is characterized by being provided with: a plurality of electronic components 40a-40d; and a board-like silicon substrate 20, which has a wiring pattern that is formed on the front surface and/or rear surface, and recessed sections 21a-21d in which the electronic components 40a-40d are separately mounted. The electronic circuit board is also characterized in that: the side surfaces of the recessed sections 21a-21d are perpendicular to the front surface of the silicon substrate 20; and the wiring pattern is connected to the electronic components 40a-40d via vias 31a-31d and/or bottom surface electrodes formed in the recessed sections 21a-21d, said electronic components being mounted in the recessed sections 21a-21d.L'invention concerne : une carte de circuit électronique ayant des dimensions réduites grâce à l'amélioration de la densité de montage de composants électroniques; une carte stratifiée; et un procédé de fabrication de la carte de circuit électronique. Une carte de circuit électronique 100 de la présente invention est caractérisé en ce qu'elle est pourvue : d'une pluralité de composants électroniques 40a-40d; et d'un substrat de silicium de type carte 20, qui a un motif de câblage qui est formé sur la surface avant et/ou la surface arrière, et des sections évidées 21a-21d dans lesquelles les composants électroniques 40a-40 d sont montés séparément. La carte de circuit électronique est également caractérisée en ce que : les surfaces latérales des sections évidées 21a-21d sont perpendiculaires à la surface avant du substrat de silicium 20; et le motif de câblage est connecté aux composants électroniques 40a-40d par l'intermédiaire de trous d'interconnexion 31a-31d et/ou à des électrodes de surface inféri
来源网站:
中国工程科技知识中心
来源网址:
http://www.ckcest.cn/home/

意 见 箱

匿名:登录

个人用户登录

找回密码

第三方账号登录

忘记密码

个人用户注册

必须为有效邮箱
6~16位数字与字母组合
6~16位数字与字母组合
请输入正确的手机号码

信息补充