PROBLEM TO BE SOLVED: To reduce the power consumption, the dimension and the cost by efficiently executing a process for delaying a received signal.SOLUTION: A selective adding circuit 7a distributes a plurality of received signals into groups respectively, adds the received signals for every group and acquires group sum signals for every group. After delaying the group sum signals by different amounts of delay respectively according to the respective groups, a digital delay adder 7p adds the group sum signals to acquire a single delay sum signal.COPYRIGHT: (C)2009,JPO&INPIT【課題】 受信信号に遅延を与える処理を効率的に行うことにより、消費電力の減少、サイズの縮小またはコストの低下を図る。【解決手段】 選択加算回路7aは、複数の受信信号のそれぞれをグループに振り分け、グループ毎に受信信号を加算してグループ毎のグループ加算信号を得る。デジタル遅延加算器7pは、グループ加算信号を各グループに応じたそれぞれ異なる遅延量で遅延させた上で加算して1本の遅延加算信号を得る。【選択図】 図1
