您的位置: 首页 > 农业专利 > 详情页

超音波撮像装置および超音波探触子
专利权人:
HITACHI; LTD.
发明人:
TAKANO, Shinta,高野慎太
申请号:
JPJP2016/071912
公开号:
WO2017/026278A1
申请日:
2016.07.26
申请国别(地区):
WO
年份:
2017
代理人:
摘要:
A sub beamformer that can control a plurality of capacitors (electric charge accumulating regions) in a delay circuit with a small number of signal lines is limited in the maximum delay in accordance with the number of capacitors. An ultrasonic probe is equipped with a plurality of oscillators arranged in two dimensions and an in-probe beamformer IC that is mounted with delay circuits each connected to the plurality of oscillators and a plurality of signal lines to set the delay in the delay circuit. Each delay circuit delays a signal by the sum of a first delay and a second delay. The plurality of delay circuits is divided into a plurality of groups, and the shared first delay is set in delay circuits arranged on the same row and the shared second delay is set in the delay circuits arranged in the same column by the signal lines. A delay calculating unit calculates each of the first delay and the second delay so that the sum of the first delay and the second delay set in the delay circuit is no greater than the predetermined maximum delay.Un sous-dispositif de formation de faisceaux qui peut commander une pluralité de condensateurs (zones daccumulation de charges électriques) dans un circuit à retard comportant un petit nombre de lignes de signal est limité dans le retard maximal en accord avec le nombre de condensateurs. Une sonde à ultrasons est équipée dune pluralité doscillateurs agencés en deux dimensions et dun circuit intégré de dispositif de formation de faisceaux intégré à la sonde qui est monté avec des circuits à retard reliés chacun à la pluralité doscillateurs et à une pluralité de lignes de signal pour régler le retard dans le circuit à retard. Chaque circuit à retard retarde un signal à hauteur de la somme dun premier et dun second retard. La pluralité de circuits à retard est divisée en une pluralité de groupes, et le premier retard partagé est réglé dans les circuits à retard agencés sur la même ligne et le second retard partagé est réglé dans les
来源网站:
中国工程科技知识中心
来源网址:
http://www.ckcest.cn/home/

意 见 箱

匿名:登录

个人用户登录

找回密码

第三方账号登录

忘记密码

个人用户注册

必须为有效邮箱
6~16位数字与字母组合
6~16位数字与字母组合
请输入正确的手机号码

信息补充