ARCHITECTURES POUR UN DISPOSITIF STIMULATEUR IMPLANTABLE PRÉSENTANT UNE PLURALITÉ DE CIRCUITS INTÉGRÉS DE COMMANDE D'ÉLECTRODES À SORTIES D'ÉLECTRODES COURT-CIRCUITÉES
Disclosed is a new architecture for an IPG having a master and slave electrode driver integrated circuits. The electrode outputs on the integrated circuits are wired together. Each integrated circuit can be programmed to provide pulses with different frequencies. Active timing channels in each of the master and slave integrated circuits are programmed to provide the desired pulses, while shadow timing channels in the master and slave are programmed with the timing data from the active timing channels in the other integrated circuit so that each chip knows when the other is providing a pulse, so that each chip can disable its recovery circuitry so as not to defeat those pulses. In the event of pulse overlap at a given electrode, the currents provided by each chip will add at the affected electrode. Compliance voltage generation is dictated by an algorithm to find an optimal compliance voltage even during periods when pulses are overlapping.L'invention concerne une nouvelle architecture pour un IPG présentant des circuits intégrés maître et esclave de commande d'électrodes. Les sorties d'électrodes sur les circuits intégrés sont câblées les unes aux autres. Chaque circuit intégré peut être programmé pour délivrer des impulsions à différentes fréquences. Des canaux de synchronisation actifs dans chacun des circuits intégrés maître et esclave sont programmés pour fournir les impulsions souhaitées, tandis que des canaux de synchronisation fictifs dans le maître et l'esclave sont programmés avec les données de synchronisation provenant des canaux de synchronisation actifs dans l'autre circuit intégré, de sorte que chaque puce sait quand l'autre délivre une impulsion, de sorte que chaque puce peut désactiver ses circuits de reprise pour ne pas écraser ces impulsions. En cas de chevauchement d'impulsions au niveau d'une électrode donnée, les courants délivrés par chaque puce s'ajouteront au niveau de l'électrode concernée. La génération de la tension de conformité est régie
